अर्धचालक प्याकेजिङ परम्परागत १D PCB डिजाइनबाट वेफर स्तरमा अत्याधुनिक ३D हाइब्रिड बन्डिङमा विकसित भएको छ। यो प्रगतिले उच्च ऊर्जा दक्षता कायम राख्दै १००० GB/s सम्मको ब्यान्डविथको साथ एकल-अंकको माइक्रोन दायरामा अन्तरसम्बन्धित स्पेसिङलाई अनुमति दिन्छ। उन्नत अर्धचालक प्याकेजिङ प्रविधिहरूको मूलमा २.५D प्याकेजिङ (जहाँ कम्पोनेन्टहरू मध्यस्थ तहमा छेउछाउमा राखिन्छन्) र ३D प्याकेजिङ (जसमा सक्रिय चिपहरू ठाडो रूपमा स्ट्याकिङ समावेश छ) हुन्। यी प्रविधिहरू HPC प्रणालीहरूको भविष्यको लागि महत्त्वपूर्ण छन्।
२.५D प्याकेजिङ प्रविधिमा विभिन्न मध्यस्थ तह सामग्रीहरू समावेश छन्, प्रत्येकको आफ्नै फाइदा र बेफाइदाहरू छन्। सिलिकन (Si) मध्यस्थ तहहरू, पूर्ण रूपमा निष्क्रिय सिलिकन वेफरहरू र स्थानीयकृत सिलिकन पुलहरू सहित, उत्कृष्ट तारिङ क्षमताहरू प्रदान गर्नका लागि परिचित छन्, जसले तिनीहरूलाई उच्च-प्रदर्शन कम्प्युटिङको लागि आदर्श बनाउँछ। यद्यपि, तिनीहरू सामग्री र निर्माणको हिसाबले महँगो छन् र प्याकेजिङ क्षेत्रमा सीमितताहरूको सामना गर्छन्। यी समस्याहरूलाई कम गर्न, स्थानीयकृत सिलिकन पुलहरूको प्रयोग बढ्दै गइरहेको छ, रणनीतिक रूपमा सिलिकन प्रयोग गर्दै जहाँ क्षेत्रीय अवरोधहरूलाई सम्बोधन गर्दा राम्रो कार्यक्षमता महत्त्वपूर्ण छ।
फ्यान-आउट मोल्डेड प्लास्टिक प्रयोग गरेर बनाइएका अर्गानिक मध्यस्थ तहहरू सिलिकनको लागि बढी लागत-प्रभावी विकल्प हुन्। तिनीहरूसँग कम डाइइलेक्ट्रिक स्थिरांक हुन्छ, जसले प्याकेजमा आरसी ढिलाइ कम गर्छ। यी फाइदाहरूको बावजुद, अर्गानिक मध्यस्थ तहहरूले सिलिकन-आधारित प्याकेजिङको रूपमा अन्तरसम्बन्धित सुविधा घटाउने समान स्तर प्राप्त गर्न संघर्ष गर्छन्, जसले उच्च-प्रदर्शन कम्प्युटिङ अनुप्रयोगहरूमा तिनीहरूको अपननलाई सीमित गर्दछ।
गिलास मध्यस्थ तहहरूले उल्लेखनीय चासो प्राप्त गरेका छन्, विशेष गरी इन्टेलले हालै गिलास-आधारित परीक्षण वाहन प्याकेजिङको सुरुवात गरेपछि। गिलासले धेरै फाइदाहरू प्रदान गर्दछ, जस्तै समायोज्य थर्मल विस्तार गुणांक (CTE), उच्च आयामी स्थिरता, चिल्लो र समतल सतहहरू, र प्यानल निर्माणलाई समर्थन गर्ने क्षमता, यसलाई सिलिकनसँग तुलना गर्न सकिने तार क्षमताहरू भएका मध्यस्थ तहहरूको लागि एक आशाजनक उम्मेदवार बनाउँछ। यद्यपि, प्राविधिक चुनौतीहरू बाहेक, गिलास मध्यस्थ तहहरूको मुख्य कमजोरी अपरिपक्व पारिस्थितिक प्रणाली र ठूलो मात्रामा उत्पादन क्षमताको वर्तमान अभाव हो। पारिस्थितिक प्रणाली परिपक्व हुँदै जाँदा र उत्पादन क्षमताहरूमा सुधार हुँदै जाँदा, अर्धचालक प्याकेजिङमा गिलास-आधारित प्रविधिहरूले थप वृद्धि र अपनाउन सक्छन्।
थ्रीडी प्याकेजिङ प्रविधिको सन्दर्भमा, Cu-Cu बम्प-लेस हाइब्रिड बन्डिङ एक अग्रणी नवीन प्रविधि बन्दै गइरहेको छ। यो उन्नत प्रविधिले डाइइलेक्ट्रिक सामग्रीहरू (जस्तै SiO2) लाई एम्बेडेड धातुहरू (Cu) सँग संयोजन गरेर स्थायी अन्तरसम्बन्धहरू प्राप्त गर्दछ। Cu-Cu हाइब्रिड बन्डिङले १० माइक्रोनभन्दा कम स्पेसिङहरू प्राप्त गर्न सक्छ, सामान्यतया एकल-अंकको माइक्रोन दायरामा, परम्परागत माइक्रो-बम्प टेक्नोलोजीको तुलनामा उल्लेखनीय सुधारको प्रतिनिधित्व गर्दछ, जसमा लगभग ४०-५० माइक्रोनको बम्प स्पेसिङहरू छन्। हाइब्रिड बन्डिङका फाइदाहरूमा बढेको I/O, बढेको ब्यान्डविथ, सुधारिएको थ्रीडी ठाडो स्ट्याकिङ, राम्रो पावर दक्षता, र तल भर्ने अभावको कारणले गर्दा कम परजीवी प्रभावहरू र थर्मल प्रतिरोध समावेश छ। यद्यपि, यो प्रविधि निर्माण गर्न जटिल छ र यसको लागत उच्च छ।
२.५D र ३D प्याकेजिङ प्रविधिहरूले विभिन्न प्याकेजिङ प्रविधिहरू समेट्छन्। २.५D प्याकेजिङमा, मध्यस्थ तह सामग्रीहरूको छनोटको आधारमा, यसलाई सिलिकन-आधारित, जैविक-आधारित, र गिलास-आधारित मध्यस्थ तहहरूमा वर्गीकृत गर्न सकिन्छ, जुन माथिको चित्रमा देखाइएको छ। ३D प्याकेजिङमा, माइक्रो-बम्प प्रविधिको विकासले स्पेसिङ आयामहरू घटाउने लक्ष्य राख्छ, तर आज, हाइब्रिड बन्डिङ टेक्नोलोजी (प्रत्यक्ष Cu-Cu जडान विधि) अपनाएर, एकल-अंक स्पेसिङ आयामहरू प्राप्त गर्न सकिन्छ, जसले क्षेत्रमा महत्त्वपूर्ण प्रगतिलाई चिन्ह लगाउँछ।
**हेर्नुपर्ने प्रमुख प्राविधिक प्रवृत्तिहरू:**
१. **ठूला मध्यस्थ तह क्षेत्रहरू:** IDTechEx ले पहिले भविष्यवाणी गरेको थियो कि ३x रेटिकल आकार सीमा भन्दा बढी सिलिकन मध्यस्थ तहहरूको कठिनाइको कारण, २.५D सिलिकन ब्रिज समाधानहरूले चाँडै नै HPC चिपहरू प्याकेजिङको लागि प्राथमिक विकल्पको रूपमा सिलिकन मध्यस्थ तहहरूलाई प्रतिस्थापन गर्नेछ। TSMC NVIDIA र गुगल र अमेजन जस्ता अन्य अग्रणी HPC विकासकर्ताहरूको लागि २.५D सिलिकन मध्यस्थ तहहरूको प्रमुख आपूर्तिकर्ता हो, र कम्पनीले हालै ३.५x रेटिकल आकारको साथ आफ्नो पहिलो पुस्ताको CoWoS_L को ठूलो उत्पादनको घोषणा गरेको छ। IDTechEx ले यो प्रवृत्ति जारी रहने अपेक्षा गर्दछ, प्रमुख खेलाडीहरूलाई समेट्ने यसको रिपोर्टमा थप प्रगतिहरू छलफल गरिएको छ।
२. **प्यानल-स्तर प्याकेजिङ:** प्यानल-स्तर प्याकेजिङ एक महत्त्वपूर्ण फोकस बनेको छ, जुन २०२४ ताइवान अन्तर्राष्ट्रिय अर्धचालक प्रदर्शनीमा हाइलाइट गरिएको थियो। यो प्याकेजिङ विधिले ठूला मध्यस्थ तहहरूको प्रयोगलाई अनुमति दिन्छ र एकै साथ धेरै प्याकेजहरू उत्पादन गरेर लागत घटाउन मद्दत गर्दछ। यसको सम्भावनाको बावजुद, वारपेज व्यवस्थापन जस्ता चुनौतीहरूलाई अझै पनि सम्बोधन गर्न आवश्यक छ। यसको बढ्दो प्रमुखताले ठूला, अधिक लागत-प्रभावी मध्यस्थ तहहरूको बढ्दो मागलाई प्रतिबिम्बित गर्दछ।
३. **ग्लास मध्यस्थ तहहरू:** सिलिकनसँग तुलना गर्न सकिने राम्रो तारहरू प्राप्त गर्न गिलास एक बलियो उम्मेदवार सामग्रीको रूपमा उदाइरहेको छ, जसमा समायोज्य CTE र उच्च विश्वसनीयता जस्ता थप फाइदाहरू छन्। गिलास मध्यस्थ तहहरू प्यानल-स्तर प्याकेजिङसँग पनि उपयुक्त छन्, जसले अधिक व्यवस्थित लागतमा उच्च-घनत्व तारहरूको सम्भावना प्रदान गर्दछ, जसले यसलाई भविष्यको प्याकेजिङ प्रविधिहरूको लागि एक आशाजनक समाधान बनाउँछ।
४. **HBM हाइब्रिड बन्डिङ:** 3D तामा-तामा (Cu-Cu) हाइब्रिड बन्डिङ चिपहरू बीच अल्ट्रा-फाइन पिच ठाडो अन्तरसम्बन्धहरू प्राप्त गर्नको लागि एक प्रमुख प्रविधि हो। यो प्रविधि विभिन्न उच्च-अन्त सर्भर उत्पादनहरूमा प्रयोग गरिएको छ, जसमा स्ट्याक्ड SRAM र CPU हरूको लागि AMD EPYC, साथै I/O डाइजहरूमा CPU/GPU ब्लकहरू स्ट्याक गर्नको लागि MI300 श्रृंखला समावेश छ। हाइब्रिड बन्डिङले भविष्यको HBM प्रगतिहरूमा महत्त्वपूर्ण भूमिका खेल्ने अपेक्षा गरिएको छ, विशेष गरी १६-Hi वा २०-Hi तहहरू भन्दा बढी DRAM स्ट्याकहरूको लागि।
५. **सह-प्याकेज्ड अप्टिकल उपकरणहरू (CPO):** उच्च डेटा थ्रुपुट र पावर दक्षताको बढ्दो मागसँगै, अप्टिकल इन्टरकनेक्ट प्रविधिले उल्लेखनीय ध्यान आकर्षित गरेको छ। सह-प्याकेज्ड अप्टिकल उपकरणहरू (CPO) I/O ब्यान्डविथ बढाउन र ऊर्जा खपत घटाउनको लागि एक प्रमुख समाधान बन्दै गइरहेका छन्। परम्परागत विद्युतीय प्रसारणको तुलनामा, अप्टिकल सञ्चारले लामो दूरीमा कम सिग्नल एटेन्युएसन, कम क्रसटलक संवेदनशीलता, र उल्लेखनीय रूपमा बढेको ब्यान्डविथ सहित धेरै फाइदाहरू प्रदान गर्दछ। यी फाइदाहरूले CPO लाई डेटा-गहन, ऊर्जा-कुशल HPC प्रणालीहरूको लागि एक आदर्श विकल्प बनाउँछ।
**हेर्नुपर्ने प्रमुख बजारहरू:**
२.५D र ३D प्याकेजिङ प्रविधिहरूको विकासलाई अगाडि बढाउने प्राथमिक बजार निस्सन्देह उच्च-प्रदर्शन कम्प्युटिङ (HPC) क्षेत्र हो। यी उन्नत प्याकेजिङ विधिहरू मूरको नियमका सीमितताहरू पार गर्न, एकल प्याकेज भित्र थप ट्रान्जिस्टरहरू, मेमोरी र अन्तरसम्बन्धहरू सक्षम पार्न महत्त्वपूर्ण छन्। चिप्सको विघटनले विभिन्न कार्यात्मक ब्लकहरू बीच प्रक्रिया नोडहरूको इष्टतम उपयोगको लागि पनि अनुमति दिन्छ, जस्तै I/O ब्लकहरूलाई प्रशोधन ब्लकहरूबाट अलग गर्ने, दक्षतालाई अझ बढाउने।
उच्च-प्रदर्शन कम्प्युटिङ (HPC) को अतिरिक्त, अन्य बजारहरूले पनि उन्नत प्याकेजिङ प्रविधिहरू अपनाएर वृद्धि हासिल गर्ने अपेक्षा गरिएको छ। 5G र 6G क्षेत्रहरूमा, प्याकेजिङ एन्टेना र अत्याधुनिक चिप समाधानहरू जस्ता आविष्कारहरूले वायरलेस पहुँच नेटवर्क (RAN) आर्किटेक्चरको भविष्यलाई आकार दिनेछन्। स्वायत्त सवारी साधनहरूले पनि फाइदा लिनेछन्, किनकि यी प्रविधिहरूले सुरक्षा, विश्वसनीयता, कम्प्याक्टनेस, पावर र थर्मल व्यवस्थापन, र लागत-प्रभावकारिता सुनिश्चित गर्दै ठूलो मात्रामा डेटा प्रशोधन गर्न सेन्सर सुइटहरू र कम्प्युटिङ एकाइहरूको एकीकरणलाई समर्थन गर्दछ।
लागतमा बढी जोड दिइए पनि उपभोक्ता इलेक्ट्रोनिक्स (स्मार्टफोन, स्मार्टवाच, एआर/भीआर उपकरणहरू, पीसीहरू र वर्कस्टेशनहरू सहित) साना ठाउँहरूमा बढी डेटा प्रशोधन गर्नमा बढ्दो रूपमा केन्द्रित छन्। उन्नत अर्धचालक प्याकेजिङले यस प्रवृत्तिमा प्रमुख भूमिका खेल्नेछ, यद्यपि प्याकेजिङ विधिहरू एचपीसीमा प्रयोग गरिएका विधिहरू भन्दा फरक हुन सक्छन्।
पोस्ट समय: अक्टोबर-०७-२०२४